Vsaka sprejemno-sprejemna naprava visoke hitrosti vključuje dva kanala, oddajnik in sprejemnik. Oddajnik in sprejemnik sta sestavljena iz fizične kodirne podplasti (PCS, p-field si-cal coding sublayer) in dodatne podplasti fizičnega medija (PMA, physi-cal). dodatni medijski podsloj) je sestavljen iz dveh delov.
PCS vključuje trdo jedrno logično implementacijo digitalnih funkcij v sprejemnikih in oddajnikih, združljivih s podprtimi protokoli, oddajni kanali vključujejo fazno kompenzacijo FIFO, serializator bajtov, kodirnik 8B/10B in druge module; sprejemni kanali vključujejo poravnalnik besed, FIFO za ujemanje hitrosti, dekoder 8B/10B, deserializator bajtov, sekvencer bajtov, fazno kompenzacijo FIFO in druge module.
PMA vključuje analogno vezje za V/I vmesne pomnilnike, CDR, serializator/deserializer (SER/DES) ter programabilno predhodno poudarjanje in izenačevanje za optimizacijo delovanja serijske podatkovne poti.
Ko deluje sprejemno-sprejemni kanal naprave, se izhodni vzporedni podatki v arhitekturi FPGA prenašajo prek oddajnika PCS in PMA ter se končno pretvorijo v serijske podatke in pošljejo. Prejeti vhodni serijski podatki se prenesejo v FP v formatu serijskih podatkov prek obdelave sprejemnika PMA in PCS za izvedbo naslednjega koraka obdelave.